隨著便攜式電子產品變得越來越小、越來越輕薄，製程技術也不斷創新。本文將介紹的用於智能卡的、工藝和芯片級封裝（）不但滿足了更小的元器件尺寸需求，而且能夠實現更好的產品性能。

　　能滿足第三代智能卡尺寸要求的FCOS封裝

　　英飛淩公司與德國智能卡製造商Giesecke & Devrient推出的用於智能卡的FCOS封裝可滿足新型第三代智能卡（UICC）對尺寸的要求。FCOS模塊的厚度不大於500μm，整個模塊的金觸點位於芯片卡的左側。

　　FCOS封裝（上）與金線焊接（下）的對比

　　FCOS模塊中芯片的功能襯麵直接通過導電觸點與模塊連接，不再需要傳統的金絲和合成樹脂封裝。由於封裝中省去了金屬線，大大節約了模塊空間，一方麵可以在模塊尺寸不變的情況下安置更大的芯片，使芯片卡具有更多的功能；另一方麵也可以使芯片卡的模塊尺寸更小。此外，與傳統的金線焊接（bonding）技術相比，采用FCOS的芯片卡具有更強的機械穩定性和光學視覺效果、更小和更薄的模塊尺寸、更強的防腐性和韌性，並且采用了非鹵素材料，符合RoHS指令。

　　第三代 智能卡的尺寸是目前SIM卡的一半

　　歐洲電信標準組織(ETSI)已決定在手機中使用更小尺寸的智能卡，新型第三代智能卡可應用於超薄移動電話、手持讀卡器和其他終端設備。今後SIM卡的尺寸隻有12mm×15mm，這要需更小的芯片卡模塊，而FCOS正好能滿足這一需求。

　　使放大器性能更高、尺寸更小的VIP50工藝

　　VIP50工藝是美國國家半導體獨有的絕緣矽（SOI）BiCMOS工藝，適用於放大器芯片的生產。該工藝采用的薄膜電阻不但有微調功能，還具有極高的準確度，令其在很多方麵都優於傳統的雙極或CMOS工藝。

　　所有VIP50的晶體管都裝設於絕緣矽（SOI）圓片之上，然後以溝道互相隔離。這種隔離設計可將寄生電容減至最少，並大幅提高放大器的帶寬功率比。隔離的另一優點是即使信號電壓高於供電幹線電壓，芯片內的晶體管仍可調節有關的信號。此外，由於SOI技術可以防止漏電情況出現，即使在工廠及汽車內等極高溫度的環境下操作，也不會對放大器的性能產生任何不利的影響。

　　VIP50工藝晶體管的隔離溝道設計

　　由於加設了高速垂直NPN及PNP晶體管，VIP50工藝的雙極及CMOS模擬專用晶體管可以減少噪聲，為調節高精度模擬信號提供一個理想的低噪聲環境，同時減低了功耗。由於BiCMOS工藝添加了垂直PNP晶體管，放大器可以加設高度平衡的輸出級，以便進一步提高放大器的帶寬功率比。

　　VIP50雙極晶體管與最低門長度為0.5μm的“模擬級”MOS晶體管搭配使用，不但可以發揮最佳的匹配準確度，還有助於減少中低頻噪聲。對於MOS晶體管是信號路徑重要組成部分的係統來說，上述的兩個特色便顯得非常重要。添加了MOS模塊之後，工程師也可將更大量的混合信號技術及數字技術集成一起。

　　芯片與封裝麵積比接近1:1的芯片級封裝

　　CSP（Chip Scale Package）可以讓芯片麵積與封裝麵積之比超過1:1.14，已相當接近1:1的理想情況。由於電路接線最短，可在最小的引腳範圍內提供最高密度內部連接，CSP能滿足對產品尺寸更小設計要求，又能保持產品堅實耐用，甚至可以降低生產成本。

　　0.4mm間距的芯片級封裝

　　加州微器件公司近日推出了0.4mm間距CSP Centurion EMI濾波器CM1440、CM1441和CM1442，其外形尺寸比現有的間距0.5mm的CSP產品小30%以上，比現有的TDFN產品小42%。因其性能更高、尺寸更小，非常適合為手機提供靜電放電（ESD）保護