AVIA9700 SDRAM   时序诊断软件及测试结果

      为了方便开发人员快速解决问题，本文利用AVIA9700内置SDRAM控制器提供的时钟延时补偿机制，设计了一个诊断工具。

      基于AVIA9700数字电视接收机，由于PCB、元器件、系统频率都已经定型，影响布线延时的电气特性已经固化。通过改变SDRAM_CLK_IN和SDRAM_CLK_OUT组合，设计人员可以测试不同组合下的SDRAM访问错误率，根据错误率统计数据制成统计图，如图3所示。图中纵坐标为SDRAM_CLK_IN，由于寄存器是8位，因此选取坐标取值范围在0~255之间(28)；横坐标为SDRAM_CLK_OUT，取值范围也在0~255之间 。对该范围内的某一点所对应的寄存器设置，诊断软件都要自动重复10000次读写操作。设计人员可以利用最后生成的图形，快速准确地选定SDRAM_CLK_IN和SDRAM_CLK _OUT的值，并将其固化在最终生产版本的软件中。

图3 SDRAM时序测试统计图

       这里，补偿参数的选择原则是，组合值需要在测试图中无错区域的中心，且距离边界大于25。

结语

      通过实验发现，在高速数字系统设计中，通过SDRAM控制器来补偿布线延时可以很好地解决SDRAM时序问题。■

参考文献
1. Howard Honson, Martin Graham. 高速数字设计[ M ] . 电子工业出版社. 2004
2. AVIA9700 datasheet  C-NOVA, Inc. 2004
3. AVIA9700 programming guide C-Nova, Inc. 2004