图4-4  2CPSK调解模块的波形仿真图
 
其波形仿真图如图4-4所示。当q=0时，根据x的电平来进行对相位的判决；其中输出信号y滞后输入信号x一个clk周期。

　　4.3 绝对码-相对码转换模块

　　绝对码——相对码之间的关系为

　                                                   　（式4-1）

　　                               图4-5 绝对码-相对码转换模块的VHDL模型方框图
 
由此，可得到绝对码—相对码转换模块的VHDL模型方框图，如图4-5所示。图中的计数器与图4-3中的计数器相同，异或门与寄存器共同完成绝/相变换功能。

　　相对码—绝对码转换模块与此类似，此处就不加以论述。

　　5 系统调试总结

　　本课题研究并追踪了通信领域和EDA设计领域的两项关键技术——技术和可编程逻辑技术，所有设计工作都是在一块实验开发板上完成的，选用了Altera公司型号为EPM7128SLC84-7作为主芯片的。其中输入信号由单片机提供，经过CPLD处理后，输出信号的波形可通过示波器观察[6]。但由于调制系统与解调系统的测试是分开进行的，这样势必有不直观性，并且未能考虑到实际系统中的不定因素。而以上这些，是本设计将来要进一步改善与发展的地方。

　　论文创新点：论文采用自上而下的开发方式，通过复杂可编程逻辑器件（CPLD）设计实现调制解调系统，以直接提高通信系统质量。

　　参考文献