(3) 利用FPAG／CPLD和SDRAM构造双口SRAM。这种方法实时性好，成本较低，时序控制比较复杂，它是 实现高性能低成本要求的最佳方案。
(4) 采用一组SRAM作为显存，可以简化系统设计、降低成本。这时可以考虑利用行时序和帧时序中SRAM总线空闲的时序段，在不关闭图像显示的情况下实现显存SRAM的数据更新。该方法的更新率与数据写速度密切相关，显存的写数据速度越快，该方法的更新率就越高。
假设CPU的工作时钟最大为60MHz，并采用JPEG解码更新方式。这时如果将解码缓存区分配在CPU片内内存，则更新数据时直接由内存向SRAM写数据，一次需要0.17μs；如果将解码缓存区分配在片外空间，则更新数据时CPU要先从片外读数据，再向SRAM写数据，这样写一次需要0.25μs。在相邻显示的两帧图像只存在局部差别或更新文本显示信息时，可使用局部数据更新方法，以提高更新率。表2给出了显示每帧图像包含的总线空闲时间，以及在不同解码缓存区分配方式下图像全部更新和10％局部更新的帧率。这里提到的帧率是指对显存数据的更新速度，而不是指图像的屏幕刷新率，它对刷新率没有影响。
基于以上方案设计的VGA显示系统在只有系统控制板和CRT显示器的情况下实现了嵌入式高分辨率VGA显示。
通过对嵌入式VGA显示系统的设计分析和实际使用，得到如下结论：
(1) 由于VGA显示是一个高速过程，所以选择器件时要选择高速器件。
(2) VGA显示时序要求较严格，时序中的前后沿及同步脉冲宽度都要依照严格的参考数据设置。
(3) 在一般情况下，由于数据接口的限制，数据更新率不能达到计算机的水平。通过一些特殊设计，还是能够满足大多数嵌入式VGA的需求。
(4) 性能、成本和复杂度要综合考虑，要以系统的实际需求为目标，采用合理而实用的设计方案。
