1 引  言

　　随着列车全面提速以及部门客货运输量不断增大，铁路线路负荷不断加重，铁路安全问题日益突出。目前铁道检测部门主要采用铁轨检查车检测铁轨质量，但是由于铁轨检查车价格昂贵，各机务段配备的数量有限，不能满足铁路检测部门对铁轨质量数据连续检测和积累的要求。因此铁道检测部门迫切需要一种可靠性高，实时性强的小型智能系统作为铁轨检查车的补充。针对这种情况，本文设计了一种新型铁路线路质量远程实时监测系统。本系统综合利用移动通信和系统设计等技术，实现了铁轨数据的、分析、传输，以及自动评估和报警。

　　技术是嵌入式系统方面的主流技术。目前市场上ARM芯片速度可达几百兆，以此为主控芯片可在硬件上实现高速、高精度且具有一定处理能力的数据采集处理通信系统。本系统采用的Samsung公司的S3C2410处理器，结合Windows CE操作系统来实现其功能。S3C2410处理器是一款低价、低功耗、高性能的16/32位系统微处理器，在嵌入式应用领域有着良好的表现。S3C2410具有丰富的接口资源，能够满足本系统的设计需求。Windows CE操作系统是专门为掌 上型电脑设计的电脑环境，它将便携式技术和现有的Windows技术相结合，并提供了丰富的驱动资源。本系统在设计中采用了CMDA模块和USB接口。原始数据可通过USB接口取出，进一步进行事后处理。本系统通过CDMA模块连接无线网络，将处理完毕的数据实时地送到客户端，以实现特定信息查询和告警功能。

　　2 系统工作原理

　　系统分为ARM处理器模块、协处理器FPGA模块、A/D模块、传感器模块和外部通信模块5部分，基本结构如图1所示。ARM处理器和现场可编程门阵列（FPGA）共同组成监控系统的核心处理单元。传感器模块采集的模拟信号经A/D模块量化后，存入FPGA生成的FIFO中；ARM处理器通过FPGA产生的中断信号来读取FIFO中的数据；数据处理完毕后ARM处理器通过FGPA控制CDMA模块建立TCP/IP连接，连接一旦建立则通过无线网络将数据传回客户端。

图1  系统结构框图

　　2.1 协处理器FPGA模块

　　本系统的协处理器采用Xilinx公司的FPGA，型号为SPARTANIIE XC2S100E。该芯片共有2700个逻辑单元，10万个逻辑门，片内块RAM为40 KB。协处理器内部结构见图2。其具体实现以下功能：

• A/D模块读/写时序控制；
• 生成3个FIFO，其主要功能是存储经A/D编码的数据；
• 提供ARM处理器控制信号。

　　FPGA芯片分4部分来实现上述功能：

　　（1）内部控制信号产生器

　　FPGA对50 MHz时钟分频产生A/D芯片采样时钟Sampleclk和ARM处理器外部时钟Sysclk；Sysclk经锁相环电路（PLL）后产生ARM处理器工作所需的时钟信号。

　　（2）ARM控制器

　　提供ARM处理器正常工作所必须的各种控制信号；实现ARM处理器地址总线、数据总线和外部中断信号接入。

　　（3）A/D控制器

　　控制A/D模块的数据转换。产生A/D转换起始信号（/HOLD），检测数据转换完成信号（/EOC），产生FIFO写入信号，实现数据转换通道选择。

　　（4）FIFO存储器

　　生成3个16位、数据深度为511的FIFO,完成A/D转换数据的存储。

　　2.2  ARM处理器模块

　　ARM处理器模块由FLASH、SDRAM和S3C2410共同构建。本系统选配用Samsung公司的K9F1208U0A构建8位FLASH存储器系统。K9F1208U0A单片容量为64 MB；选用两片单片容量为32 MB，数据宽度为16位的HY57V561620CT，并联构建32位SDRAM存储器系统，共64 MB的SDRAM空间可以满足嵌入式操作系统和各种复杂算法的运行要求。ARM处理器对各模块的控制则是通过底层驱动控制协处理器FPGA产生各种控制信号来实现。